MT41J256M16HA

La DDR3 SDRAM utiliza una arquitectura de doble velocidad de datos para lograr un funcionamiento de alta velocidad. La arquitectura de tasa de datos doble es una arquitectura de captación previa 8n con una interfaz diseñada para transferir dos palabras de datos por ciclo de reloj en los pines de E/S. Un único acceso de lectura o escritura para la SDRAM DDR3 consta de una única transferencia de datos de un ciclo de reloj de 8n bits de ancho en el núcleo interno de la DRAM y ocho transferencias de datos correspondientes de medio ciclo de reloj de n bits de ancho en el pines de E/S.