TSB83AA23ZAY

DESCRIPCIÓN

El TSB83AA23 es un diseño de controlador de capa de enlace (LLC) IEEE Std 1394b-2002 y diseño de capa física (PHY) combinados en un solo paquete para cumplir con los exigentes requisitos de las aplicaciones de bus 1394 actuales. El dispositivo TSB83AA23 es capaz de un rendimiento excepcional de 800-Mbps; por lo tanto, proporciona el rendimiento y el ancho de banda para mover datos de manera eficiente y rápida entre los buses PCI y 1394. El dispositivo TSB83AA23 también proporciona un funcionamiento de energía ultrabaja excepcional y capacidades de administración de energía inteligente. El dispositivo proporciona la función LLC IEEE 1394 y la función PHY y es compatible con velocidades de datos de bus serial de 100-Mbps, 200-Mbps, 400-Mbps y 800-Mbps.

El TSB83AA23 funciona como interfaz entre el bus local PCI de 33-MHz/32-bit y una interfaz de bus serial IEEE Std 1394a-2000 o IEEE Std 1394b-2002. Es capaz de soportar velocidades de datos seriales a 98,304, 196,608, 393,216, 491,52 o 786,432 Mbps (denominadas velocidades S100, S200, S400, S400B o S800, respectivamente). Cuando actúa como maestro de bus PCI, el dispositivo TSB83AA23 es capaz de realizar múltiples ráfagas de datos en la línea de caché, que pueden transferirse a 132M bytes/s para transferencias de 32-bit después de conectarse al controlador de memoria. Debido al alto potencial de rendimiento del dispositivo TSB83AA23, es posible encontrar latencias elevadas de bus PCI y 1394 heredadas, que pueden provocar que los datos 1394 se desborden. Para superar este problema potencial, el TSB83AA23 implementa FIFO de transmisión y recepción profundos para almacenar en búfer los datos 1394, evitando así posibles problemas debido a la latencia del bus. Esto también garantiza que el dispositivo pueda transmitir y recibir datos de forma sostenida.
cargas útiles de datos isócronos o asincrónicos de tamaño máximo en S800.

La sección TSB83AA23 LLC implementa otras mejoras de rendimiento para mejorar el rendimiento general del dispositivo, como una ruta de datos físicos altamente ajustada para un rendimiento SBP-2 mejorado, buffers físicos de escritura posterior, múltiples contextos isócronos y arbitraje interno avanzado. La sección TSB83AA23 LLC también implementa mejoras de hardware para brindar un mejor soporte de video digital (DV) y
Recepción y transmisión de flujos de datos MPEG. Estas mejoras se habilitan a través del registro de mejoras de video digital de recepción isócrona en el desplazamiento de extensión TI A80h. Estas mejoras incluyen la inserción automática de sellos de tiempo para flujos transmitidos con formato DV y MPEG, y la eliminación de encabezados de paquetes isócronos comunes (CIP) para flujos DV recibidos.

El formato CIP está definido por la especificación IEC 61883-1:1998. Las mejoras en los contextos de datos isócronos se implementan como soporte de hardware para la marca de tiempo de sincronización para formatos CIP de audio/video y DV. El dispositivo TSB83AA23 admite la modificación del campo de marca de tiempo de sincronización para garantizar que el valor insertado a través del software no esté obsoleto, es decir, sea menor que el temporizador de ciclo actual cuando se transmite el paquete.

El rendimiento y la capacidad de procesamiento mejorados del TSB83AA23 lo convierten en una excelente opción para el mercado actual de PC 1394; sin embargo, los esquemas de administración de energía de PC portátiles, móviles e incluso de escritorio continúan requiriendo que los dispositivos consuman cada vez menos energía, y la línea de productos 1394 de TI ha seguido subiendo el listón al proporcionar los dispositivos 1394 de menor consumo de energía de la industria. El dispositivo TSB83AA23 representa la próxima evolución del compromiso de TI para enfrentar el desafío de las aplicaciones sensibles a la energía. El dispositivo TSB83AA23 tiene requisitos de energía operativa ultrabajos y capacidades de administración de energía inteligentes que le permiten conservar energía de manera autónoma en función del dispositivo.
Uso. La sección LLC TSB83AA23 admite completamente los estados de energía caliente/frío D0, D1, D2 y D3, como se especifica en los requisitos de la Guía de diseño de PC 2001 y la Especificación de administración de energía PCI. La compatibilidad con eventos de activación de PME está sujeta a la compatibilidad y la implementación del sistema operativo.

Como lo exige la especificación de interfaz de controlador de host abierto (OHCI) 1394 y la norma IEEE Std 1394a-2000, los registros de control internos están mapeados en memoria y no se pueden precargar. Se accede al encabezado de configuración PCI a través de ciclos de configuración como se especifica en la especificación de bus local PCI y proporciona compatibilidad plug-and-play (PnP). Además, la sección LLC TSB83AA23 es totalmente compatible con la última especificación de bus local PCI, la especificación de interfaz de administración de energía de bus PCI, la norma IEEE Std 1394b-2002, la norma IEEE Std 1394a-2000,
y 1394 Especificación de interfaz de controlador de host abierto.